Fujitsu Laboratories разработала рекордную 56 Gbps коммуникационную схему для связи между процессорами

Fujitsu Laboratories Ltd. сегодня объявила о разработке схемы, способной получать сообщения со скоростью 56 Gbps. Это знаменует самый быстрый обмен данными между процессорами, которыми будут оснащаться серверы следующего поколения.

В последние годы повышение скорости обработки данных в серверах означает повышение производительности процессора, совместное с повышением скорости обмена данными между микросхемами, такими, как процессоры. Однако оставалось существенное препятствие такому улучшению производительности микросхем, связанное с исправлением деградированной формы входного сигнала.

Fujitsu Laboratories использовала новую "прогностическую" архитектуру в контуре, которая компенсирует потерю качества входных сигналов, распараллеливает обработку и увеличивает рабочую частоту микросхемы для удвоения своей скорости.

Эта технология обещает увеличить производительность серверов следующего поколения и суперкомпьютеров.

Подробная информация о данной технологии была представлена на Симпозиуме СБИС технологий и микросхем 2014, открывшейся 9 июня на Гавайях (VLSI Circuits Presentation 11-2).

Подоплека

В целях повышения эффективности центров обработки данных, находящихся в основе распространения облачных вычислений, в последние годы возникла потребность в серверах, которые еще быстрее обрабатывают данные. В то время как это отчасти может быть достигнуто за счет более быстрых процессоров, одновременно строятся крупномасштабные системы, объединяющие большие количества процессоров, а объемы передаваемых данных резко растут, причем как для процессоров в одном и том же шасси, так и в отдельно стоящих шасси. Для того, чтобы справиться с такими объемами, скорость передачи данных в текущем поколении серверов выросла сегодня с нескольких гигабит в секунду до десяти или более гигабит в секунду. Поскольку, однако, ожидается, что объемы обрабатываемых данных будут продолжать испытывать бурный рост, для следующего поколения высокопроизводительных серверов стоит цель удвоить текущие уровни пропускной способности до 56Gbps. Кроме того, оптический межсетевого форум (OIF) движется вперед в стандартизации 56Gbps для оптических модулей, используемых для передачи данных между шасси в видимом диапазоне частот.

Рисунок 1: Высокоскоростной обмен данными между процессорами в сервере, а также между шасси
Рисунок бОльшего размера (120 KB)

Проблема

Эффективным способом ускорения принимающей схемы является улучшение производительности обработки в блоке DFE (блоке коррекции с адаптивной решающей связью), который компенсирует деградированные входные сигналы (Рисунок 2). Принцип, на котором основан DFE, заключается в коррекции входного сигнала на основе бит- значений предыдущих битов и выделении изменений во входном сигнале, однако реальные контуры работают выбирая между двумя предопределенными кандидатами. Если предыдущее значение бита было 0, процесс коррекции применит положительную коррекцию к входному сигналу (добавку) для выделения изменения от 0 к 1. Если предыдущее значение бита было 1, он применит отрицательную поправку к входному сигналу (вычет) для выделения изменения с 1 до 0. Если был получен другой 0, положительная компенсация приведет к увеличению уровня сигнала, но не до такой степени, чтобы создать проблемы для контура принятия решения 1/0.

Обычные разработки схем, поддерживающие 56 Gbps, используют 16 DFE контуров связанных вместе. При использовании, в качестве примера, 4 DFE контуров, они работают в 1/4ю от фактической частоты. Таким образом, для скоростей взаимодействия 28-Gbps, 1/4я от этого составляет 142 пикосекунд, и может быть применено четырех- битное значение компенсации на протяжении этого интервала. Однако при 56Gbps, 1/4я от этой величины скорости составляет 71 пикосекунду и в течение этого времени может быть применено только 2-х битное значение компенсации в результате сбоя синхронизации (Рисунок 3).

Рисунок 2: Эквалайзер с решающей обратной связью, ключевая технология и ее роль в ускорении связи

Рисунок 3: Реальная архитектура обычного DFE и испытываемые им проблемы при 56 Gbps

О технологии

Fujitsu Laboratories выбрала новый подход, а именно "упреждающий метод", который может быть реализован в виде параллельного процесса предварительного расчета двух кандидатов на основе результата выбора для предыдущих битов и одновременного принятия решения о значении предыдущего бита и текущего бита после принятия решения о битовых значениях предыдущих двух битов. Это сокращает время расчетов, что имеет результатом принимающую цепь, работающую со скоростью 56Gbps (Рисунок 4).

Особенности новой технологии состоят в следующем:

1. Упреждающая обработка компенсаций

В существующих методах результат выбора цепью предыдущих битов (A) осуществляется комбинированием схемой результата ее выбора для предыдущих двух битов (B) и входного сигнала для выбора контуром одного предыдущего бита (+/- данные компенсации) (C). При упреждающей обработке входной сигнал для схемы выбора одного предыдущего бита (+/- данные компенсации) (D) и входной сигнал для схемы выбора текущего бита (+/- данные компенсации) (E) объединяются с целью прогноза, а кандидаты для схемы выбора вычисляются заранее. Выполнение этого основывается только на результате схемы выбора для двух предыдущих битов, без использования результата от схемы выбора для бита, на один опережающего предыдущий, в то время, как функционирование в основном остается аналогичным существующему методу.

Рисунок 4: Принцип упреждающего метода

2. Распараллеливается упреждающая обработка фиксирующей схемы

несколько упреждающих схем, которые применяют DFE для одного бита за раз могут работать независимо (Рисунок 5). Fujitsu Laboratories вставила схему удержания между схемой выбора и схемой предсказания, с синхронизацией входа и выхода каждой фиксирующей схемы, что позволяет распараллелить эти процессы.

Поскольку время вычисления для схемы выбора примерно равно времени выбора в схеме выбора, общее время расчета зависит от числа селекторов, принимающих решение на основе данных от двух предыдущих битов, следовательно, для для четырехбитовой структуры их должно быть два. Работа на 1/4-й от 56 Gbps частоте допускает безопасное завершение вычислений в течение 71 пикосекунд. Это позволяет принимать данные со скоростью 56 Gbps, удваивая существующие скорости взаимодействия.

Рисунок 5: Новая архитектура для DFE и ее результаты

Результаты

Предлагаемая технология позволяет увеличить пропускную способность взаимодействия между процессорами в будущих серверах и суперкомпьютерах, даже в случае удвоения производительности процессоров, без увеличения числа выводов и будет способствовать повышению производительности в крупномасштабных системах, в которых большое количество процессоров связано между собой. Кроме того, она соответствует для оптических коммуникационных модулей, а по сравнению с 400-Gbps Ethernet в OIF-CEI-28G оптических коммуникационных модулях, число цепей, работающих параллельно (число каналов /lane) можно сократить вдвое, что позволяет меньшему числу модулей работать с меньшим энергопотреблением при более высокой производительности системы.

Дальнейшие планы

Fujitsu Laboratories планирует применить эту технологию к интерфейсам процессоров и оптических модулей с целью практической реализации в 2016 году. Компания также рассматривает заявки на серверы нового поколения, суперкомпьютеры и другие продукты.